John Dodge

(9 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58—106873

⑤ Int. Cl.³
H 01 L 29/78
G 11 C 11/40

H 01 L 27/10

識別記号

庁内整理番号 7514--5F **③公開** 昭和58年(1983)6月25日

7514—5F 1 0 1 6549—5B 6655—5F

発明の数 1 審査請求 未請求

(全 2 頁)

到半導体装置の製造方法

②特 願 昭56-204886

②出 願 昭56(1981)12月18日

70発 明 者 山田正弘

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

①出 願 人 株式会社諏訪精工舎 東京都中央区銀座4丁目3番4

号

個代 理 人 弁理士 最上務

明 細 甞

1. 発明の名称 半導体装置の製造方法

2. 停許請求の範囲

(1) MNOS(Metal-Nitride - Semiconductor)素子の製造に於いてシリコン酸化膜を形成し、該シリコン酸化膜の一部を熱窒化してシリコン強化膜とし、その上に、気相成長法あるいは、ブラズマ推横法などにより異なるシリコン窒化膜を形成することを特徴とする半導体装置の製造方法。

5. 発明の詳細な説明

本発明は、MNOB不揮発メモリの製造方法に関する。従来MNOB素子の製造に関しては、シリコン酸化膜を50~100Å形成し、その上にシリコン酸化膜を500Å程度形成し、このシリコン酸化膜とシリコン磁化膜の界面補援単位に電荷をトラップし、これによりしきい直電圧をシフトさせデ

ンタを記録する不揮発メモリーとしている。ところが、実際のシリコン登化態には、多くの単位が 膜内に広く分布するため、シリコン酸化膜をトンネル効果で通過した電荷(主に電子)は、くしのシン酸化膜のの単位に多くトラップされる。このとは、消 電圧を印加しても、 がート電極とシリコンを 基板層間に、 電圧を印加しても、 基板へ逃げにくく なり、 結果的に消去時性の悪い不揮発メモリーと なり、 問題となつている。

従来とれらの欠点を除く方法として、シリコン酸化膜ーシリコン窒化膜界面に、金属層とか、金属酸化物層を非常に薄くコーティングすることが試みられているが、可動イオン等の混入がさけられず、ゲート電極へのリークが生じ易くなり、信頼性に欠けるものであつた。

そとで、本発明はトンネル効果により、侵入してきた電荷を、効率よくシリコン酸化膜ーシリコン盤化膜界面に、捕獲し、しかも、従来の方法に

特開昭58-106873 (2)

みられる。ゲート電像へのリークなどのないMNOS 不伸始メモリの製造方法を提供するものである。 久に、本始明の製造方法をPチャネルアルミグ ートMNO8 煮子を実施例として伸送する。 第1 図が、工程町面図である。まず『型基板に、ソー ス、ドレイン102を形成し、ゲート部に、200~ 500Åの厚さのシリコン酸化製103を形成する。 (第1図(1))

アルミニア、量素雰囲気で、前記のジリコン酸 化膜103を、50~100Å幾すよりにして、 熱量化を行い、シリコン量化終104を形成する。 シリコン鎧化膜の腰厚が不足の場合は、ブラズマ CVD法などの方法をもつて、もう一層シリコン鐘 化模105を形成し、水素シンタによる無処理を 行い欠陥を少なくする。(第1凶四)

最後に、ゲート電極106として、アルミニウ ムを形成し、MNOS業子は完成する。

次に、本発明によつて製造した業子の特長を挙 ける.

(1) 従来の方法では、ゲート酸化膜を、50~

1 Q D Aと非常に輝くしかもピンホール等欠陥のな い鸌を形成する必要があつたが、本発明では、 200~500Åとかなり厚いゲート酸化膜を形成 すればよく側御性が非常に高くなる。

② 熱量化によつて作られたシリコン強化膜は、 欠陥が少なく信頼性が高い。

(5) シリコン酸化膜ーシリコン電化膜界面が、 非常に安定しすぐれている。


以上のような特長点から、従来の製造方法にみ られた消去特性の患さ、ゲート電極へのリークな どによる信頼性の低さが、全て一掃できる。

4 図面の触明

第1図回回回は本発明の実施例である。

以上

株式会社業助務工 4



第 1 図